PATENT ABSTRACTS OF JAPAN

(11)Publication number:

61-150230

(43)Date of publication of application: 08.07.1986

(51)Int.CI.

H01L 21/76

(21)Application number: 59-270917

(71)Applicant: HITACHI LTD

HITACHI MICRO COMPUT ENG LTD

(22)Date of filing:

24.12.1984

(72)Inventor: KATO HISAYUKI


NAKAJIMA SHIYUU


(54) FORMATION OF GROOVE AND DIELECTRIC ISOLATION REGION


(57)Abstract:


PURPOSE: To enable to integrate highly an LSI or VLSI, by forming the opening corner of a groove in a tapered shape and by etching deeply the groove bottom to a predetermined depth with anisotropic dry etching.

CONSTITUTION: On a silicon substrate 1, thermal oxidizing forms an SiO2 film, on which an Si3N4 film 3 is formed as a first mask. Next, a groove is patterned and the silicon substrate 1 is etched vertically to form a shallow groove. A CVD-SiO2 film 5 is formed thickly and is then etched back with dry etching so as to expose the Si3N4 film 3, forming an opening corner 6 of the groove 4 in a tapered shape. Next, anisotropic dry etching more deeply etches the bottom of the groove 4 in the silicon substrate 1. Thus the CVD-SiO2 film 5 formed on the side wall of the opening portion of the groove 9 can block incident ions when etching the bottom to prevent side etching, so that the vertical deep groove 9 with a narrow width can be formed easily and precisely in the silicon substrate 1.









LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

9日本国特許庁(JP)

10特許出願公開

® 公開特許公報(A)

昭61-150230

@Int_Cl_1

識別記号

庁内整理番号

昭和61年(1986)7月8日 **個公開**

H 01 L 21/76

M - 7131 - 5F

審査請求 未請求 発明の数 2 (全7頁)

❷発明の名称 溝及び絶縁分離領域の形成方法

> 创特 昭59-270917

包出 頭 昭59(1984)12月24日

砂発 明 者 藤 加 砂発 明 者

创出

頣

久 幸 小平市上水本町1450番地 株式会社日立製作所武蔵工場内

小平市上水本町1479番地 日立マイクロコンピュータエン

ジニアリング株式会社内

小平市上水本町1479番地

⑪出 願 株式会社日立製作所

中

東京都千代田区神田駿河台4丁目6番地

日立マイクロコンピュ ータエンジニアリング゛

株式会社

四代 理 升理士 高橋 明夫 .外1名

特許請求の範囲

- 1. 半導体基板に強い牌を形成し、その牌の底部 を除き全面に具力性ドライエッチングに対するマ スク部材を、前記牒の開口焼角部がテーパー状を なすように形成する第1の工程と、次に前記異方 性ドライニッチングにより前記簿の底部を所定の 深さまで探くエッチする第2の工程とを借えたこ とを特徴とする溝の形成方法。
- 2. 前記第1の工程は、半導体基板上に第1のマ スク都材を形成し、この後この蟹しのマスク部材 に対し滞部のパターニングを行ない、賃出した半 準体基板をエッチングして浅い溝を形成し、次に 全面に第2のマスク部材を形成し、ドライエッチ ングにより前記第1のマスク部材が難出するまで 前記第2のマスク部材をエッチングし、前記費の 底部を除き全面を前記第1及び第2のマスク部材 からなるマスク部材で被覆する工程からなる特許 請求の範囲第1項記載の牌の形成方法。

- 3.前記第1のマスク部材としてSia Na 膜を用 い、かつ前記第2のマスク部材としてCVD法に よるSiOg 膜を用いてなる特許請求の範囲第2項 記載の牌の形成方法。
- 4.半導体基置に後い髀を形成し、その髀の底部 を除き全面に異方性ドライエッチングに対するマ スク部材を、前記牌の間口輪角部がテーパー状を なすように形成する第1の工程と、次に前記具方 性ドライエッチングにより前記牌の底部を所定の 深さまで深くエッチする第2の工程と、前記法の 内部の舞出した半導体基板表面に第1の絶数膜を 形成する第3の工程と、前記開内部に充環物を前 記半導体基板表面近傍まで埋込み、この埋込んだ 充填物の上面に第2の絶縁膜を形成して略平坦化 する。第4の工程とを値えたことを特徴とする格 極分離領域の形成方法。
- 5. 殷記第1の工程は、半導体基板上に第1のマ スク部材を形成し、この後この第1のマスク部材 に対し幣部のパターニングを行ない、貸出した半 導体基板をエッチングして没い を形成し、次に

全面に第2のマスク部材を形成し、ドライエッチングにより前記第1のマスク部材が熔出するまで前記第2のマスク部材をエッチバックし、前記第一の底部を除さ全面を前記第1及び第2のマスク部材で独覆する工程からなる特許求の範囲第4項記載の総縁分離領域の形成方法。

6.前記第1のマスク部材としてSis Na 膜を用い、かつ前記第2のマスク部材としてCVD法によるSiOs 膜を用いてなる特許請求の範囲第5項記載の格録分離領域の形成方法。

7. 前記第4の工程において、前記充填物として多結晶シリコンを用い、その埋込んだ多結晶シリコンを用い、その埋込んだ多結晶シリコンの表面を熱酸化してSiO2 膜を形成して略平坦化するようにした特許請求の範囲第4項ないし、第6項のいずれか記憶の絶縁分離領域の形成方法。8. 前記第4の工程において、前記充収物として多結晶シリコンを用い、その埋込んだ多結晶シリコンを用い、その埋込んだ多結晶シリコンの上面にCVD法によるSiO2 膜を形成し、エッチバックすることにより平坦化するようにし

(3)

しかも深い垂直な神(又は穴)を形成する必要がある。しかしながら、牌の探さが 2 ~ 3 μ m を超えると、RIE法でシリコン基板をエッチングする際、エッチングが進むと斜め入射イオン及びマスクの後退により牌の間口部何壁がエッチ(サイドエッチ)されるため、傾の狭い牌を探り形成できてもその構形状たる型になったり先報りになったりして目的とする垂直に深い碑(又は穴)を形成することが因鍵である。

一方、たとえば窒化けい素膜が形成されたシリコン基板に重直に近い深い降を得ることができたとしても、素子分離領域を形成するためには熱酸化して隣の内壁に熱酸化度を形成し、次に多結晶シリコンをCVD(Chenical Vapour Deposition)法により埋込み、この後前記窒化けい素膜をストッパーとしてエッチバックし更に多結晶シリコン膜の表面を熟酸化することになる。

しかし、この場合には、最初に移内部に熱酸化 を形成するとき様の便壁の酸化スピードが速いた め基板上部の酸化膜との膜厚差により裸の閉口線 た特許額求の範囲第4項ないし第6項のいずれか 記載の絶 分離領域の形成方法。

9. 前記第4の工程において、前記第2の絶縁顔として、スパッタSiOg 膜又はスピンオングラス 腹を用いてなる特許観求の範囲第4項ないし第6 項のいずれか記載の絶縁分離領域の形成方法。 発明の詳細な説明

〔技術分野〕

本発明は大規模類積回路(以下LSIと略称する。)や超大規模類積回路(以下、VLSIと略称する。)など強積回路数置に適用して好適な際及び絶線分離領域の形成方法に関するものである。 〔背景技術〕

近年LSIからVLSIへと被組化及び高集税化技術の進展に伴ない、シリコン基板上に埋込み高抵抗(スタティックRAMなどに使用)や構掘リキャパシタや溝掘リアイソレーション領域(素子分離領域)を形成する必要がある。そのためには先ず、シリコン基板に反応性イオンエッチング(以下RIEと略称する。)法により幅の狭い、

(4)

角部で内側方向に大きなストレスが発生し、このストレスが発生したりかりコン基板に結晶欠陥が生態を発している。更に多結晶かりの機関があると、形成される熱酸化酸の機関があるというでは、形成ではいてはいび割りを対したのでは、ひが割れたなるというでは、ひができない。

なお、シリコン基板に探い牌を形成する技術に関する引例として、C.M.HORWITZ:
IEEE TRANSACTIONS ON
ELECTRON DEVICES ED 2 8,
No. 1 1, h.V, 1 9 8 1、や応物学会予辞集'82
秋 (第 4 3 回) 3 0 a - M - 4 及び'8 4 春 (節
4 6 回) 1 a - X - 6 がある。またトレンチアイソレーション技術に関してT. Tanaki et. al
Japan. J. Apply, Phys. (.2 1.) 3 7 (1882)
がある。

〔発明の目的〕

本苑明の主目的は、LSIやVLSIの高集積 化を可能ならしめる半導体技術を提供することに ある.

本発明の他の目的は、幅が終くかつ探くて垂直 な牌(たとえば幅2μm以下で深さ3μm以上の **得)を半導体基板に容易に形成することができる** 新規な牌の形成方法を提供することにある。 .

本発明の目的は、熱酸化した場合でも熟酸化に よるストレスを除去ないし使力低減させ、半端体 基板に欠陥(結晶欠陥)や更にはひび討れ、リー ク低流が発生しないようにした信頼性の高い絶縁 分離領域の形成方法を提供することにある。

本発明の前記ならびにそのほかの目的と新規な 特徴は、本明和客の記述及び添付図面から明らか になるであろう。

〔箝明の概要〕

本原において防示される発明の代表的なものの 概要を簡単に説明すれば、下記の通りである。

すなわち、シリコン蒸坂上に後配異方性ドライ

(7)

の埋込んだ多結晶シリコン膜の上面に第2の絶象 膜(たとえば熟験化によるSiO。膜又はCVD法 によるSiOz 版など)をシリコン基板表面が略平 俎にとなるように形成することにより、従来の如 き熟世化によるストレスを除きないし拒力低波さ せ、シリコン基板に欠陥やひび割れ更にはリーク 電流が発生しないように信罰性の高い絶象分離領 域(η子分離領域)を形成するものである。これ らの博及び絶象分離領域の形成によりLSIやV LSIにおける高粱積化の実現に大きく寄与する ものである。

〔実施例1)

第1図は本発明による際の形成方法、特にVLSI における脖の形成方法の一実施例を示す要部工程 断面図である。以下、第1回を用いて太発明の第 1の発明である溝の形成方法について説明する。

開図(a)に示す如くシリコン基板!上に熟验 化してSiOa 膜 2 を厚さ数百人形成し、更にその 上に第1のマスク部材としてのCVD法による Sis N 4 膜 3 を 1 0 0 0 A 位の厚に形成し、その

エッチングに対する第1のマスク部材(たとえば SiaNa膜)を形成し、この後この第1マスク部 材に対し潜部のパターニングを行ない。舞出した シリコン基板をエッチングして渡い、たとえば2 ~3 μ ≡ の 関を形成し、次に金面に後記具力性ド ライエッチングに対する第2のマスク部材(たと えばCVD法によるSiOa 摂)を形成し、ドライ エッチングにより前記第1のマスク部材が露出す るまで前記第2のマスク部材をエッチパックし、 牌の底部を除き全而を前記箔〔及び第2のマスク 部材で被覆すると共に群の閉口盤角部をテーパー 状となし、この後異方性ドライエッチング(たと えばRIE法)により間の底部を所定の欠さまで さらに探くエッチすることにより幅が狭く、しか も深くて重直な漢(たとえば深さ5ヵヵの漢)を 容易に形成するものである。更にこの形成された 牌の内部の髯出したシリコン越板表而に第1の絶 趣膜(たとえば熱酸化によるSiOg 膜)を形成し、 能配得内部に充填物として多結晶シリコンをCV D法によりシリコン基板表面近傍まで埋込み、こ

(8)

後たとえば幅 2 μα以下の懈郁のパターニングを し、この役たとえばRIE法によりシコン基板1 を深さ約2~3#m毎直にエッチして投い際4を 形成する。次にシリコンとドライエッチングの遺 択性の異なる第2のマスク部材としてのCVD独 による森着膜たとえばCVD・SiOz 膜5を厚さ 2000~3000人形成する。

次にドライエッチングによりCVD・SiO₂ 5 を同図(b)に示す如くSia Na 膜 3 が露出す るまでエッチバックする。これにより滞4の閉口 ~ 角部6がテーパー状となる。

性ドライエッチング法により滞4の底部のシリコ ン基板1のシリコンを更に深くエッチして、シリ コン基板表面からの深さをたとえば5μmとする。 このときエッチングの豚の科め入射イオンによる イオン實際を受けやすい 深さ 0 ~ 2 pm 部分の牌 4の阴口部側壁はシリコンが露出せずCVD . SiOa 限5で覆われているため、矢印7で示す方 向の斜め入射イオンにより偶號がサイドエッチさ

れるのを防止している。即ち得4の関口郁何弦の CVD・SiO2 版5が斜め入射イオンを阻止して いる。そして滞4内では矢印8で示す重直方向の 入射イオンの日がシリコン基板1に作用して図示 の如く垂直方向にエッチされるのである。

更に熱酸化を行ない、形成された削り内の露出したシリコン基板1級面に同図(d)に示す如くSiO2 膜10を厚さ500~600人形成する。このとき削りの間口部はCVD・SiO2 膜5により、また間口端角部6はCVD・SiO2 膜5とSi2 Na 膜3により横方向への酸素(O2)の侵入が阻止され、このためSi2 Na 膜3下のシリコン基板1は殆んど酸化されない。従って、バーズビーズが生ぜず、シリコン基板1に対するストレスが発生しない。

次に目的によっては阿図(e)に示す如くウェットエッチングを行なってCVD・SiO2 膜 5. SiO2 膜 1 0 を除去し、更に必要に応じSi2 Na 膜 3、SiO2 膜 2を除去する。これにより点線で囲む部分イ、ロにおける溶倒壁の良差はCVD・

(11)

された博りの開口競角部6がテーパー状になっているため、この博り内に多結品シリコンや絶縁物などの充填物の埋込みが容易となる。更にまた博り又は3、を用いて特にVLSIの博用キャパシタを形成したり、標塩リアイソレーション領域(絶縁分離領域)を形成したり、埋込み高低抗を形成したりするとことができる。このように信頼けるに、高精度の博り、9、を用いることにはりVLSIやLSIにおける高集積化(単位セルの輸小)に大きく寄与することができる。

第2回(a)~(e)は本発明による絶縁分離 領域の形成方法、特にVLSIにおける絶縁分離 領域(素子分離領域)の形成方法の一実施例を示 す要都工程所面別であって、第3回は第2回(e) に観き換えられる変形例を示すものである。以下 本発明の第2の発明である絶縁分離領域の形成方 法について第2及び第3回を用いて説明する。

【実版例 2】

先ず第2回 ((a) に示すように、シリコン基板 1 1:上にCVD 法によるSis Na 膜を形成し、こ SiO2 膜 5 の内側が殆んど酸化されないため小さく、暗露直な深い游 9 、が得られる。また点数で 聞む部分パ、二における間口場角部のテーパーの 度合は少ないものが得られる。

以上のように、常9の間口部餌壁にCVD・ SiOa 膜 5 を設けエッチングの際の斜め入射イオ ンを限止しサイドエッチを防止したことにより従 来の如くたる形となったり、先親りとなったりせ ず帽の狭い、双く重直な第3(同図(d)参照) をシリコン基板1に容易に、しかも高精度に形成 することができる。そして従来の如きたる形とな らず所定通り銀直な祭い群が形成できず法精度が 増すことになりプロセスマージンが大となる。ま た熟徴化して博9の内部にSiOz 関10を形成し ても崩口前頻度のCVD・SiOz 競 5 により機力 向の酸泉(Oa)の侵入が阻止されるのにCVD ・SiO』膜 5 の内側が殆んど散化されず、従って パーズビークが生せず、従ってシリコン基板1に 対するストレスも発生せずシリコン基板1に結晶 女陥が生じない。更に同図(d)に示す如く形成

(12)

の上更に第1のマスク部材としてのCVD・Sis Na 膜13を厚く形成し、この後牌部のパターニングを行ない、チャンネルストッパイオン(シリコン基板11がN型シリコン基板である場合にはP型のボロンイオン)を打込んでチャネルストッパ14を形成し、次にシリコン基板11をたとえばRIE法により約2~3μm(ここでは、約2μmとする)エッチする。これにより後い鑑直な構15を形成するごとができる。次にシリコンとドライエッチングの選択性の異なる第2のマスク部材としてのCVD・SiOz 膜16を全面に図の如く形成する。

大に同図(b)に示すようにCVD・SiOg 膜 1.6をドライエッチング法たとえばRIE法によ りCVD・SiOg 膜13が露出するまでエッチパ・ ッグする。これにより帯の関口格角部がテーパー 状となる。

この後第1及び第2のマスク部材としてのCV D・SiO₂ 膜13及び16をマスクとして、後い 第15の底部のシリコン基板1をRIE法などの

シリコン基板11表面からの深さをたとえば5μα とする。この場合、前述した実施例1の場合と同 様に隣の関ロ部側盤のCVD・SiOz 膜 1 6 によ リエッチングの祭の斜め入射イオンを阻止し、微 の関ロ部餌盛がサイドエッチされるのを防止して いる。そして牌15内では重直方向のイオンのみ がシリコン基板と作用して垂直方向に深くエッチ されるのである。更にCVD・SiOa 膜13をド ライエッチング方たとえばRIE法により Sis Na 限12が戴出するまでエッチバックする。 この後熱酸化を行ない同図(c)に示す如く形成 された深い牌17内のシリコン基板表面にSiO。 膜18を形成する。このとき第17の脚口部はC VD・S10₂ 関 1 6 によりまた間口端角部はCV D·SiOa 膜 1 6 とSia Na 膜 1 2 により、検方向 への酸素(O2)の使入が阻止され、このため Sis Na 膜 I 2下のシリコン基板 I I は殆んど酸 化されない。従ってパーズピークが生ぜず、シリ コン基板11に対するストレスが発生しない。よ

(15)

SiO₂ 膜 1 6 及びSiO₂ 膜 1 8 , 2 0 からなる絶縁 物で覆われた形となる。なおこの熱酸化時におい ても、CVD・SiOg 関16により模方向即ち SicNa膜12下への酸素(O2)の侵入が防止 され、Siz Na 膜12下のシリコン基板11 が酸 化されず、パーズピークも生ぜずこれによるスト レスも発生しない。また多粒温シリコン膜19の 熱酸化により酸化された部分の腹厚がやや膨れ上 り、この膜厚増加のため埋込まれた散17の閉口 蟾角部にストレスが加わるのが、この間口蟾角部 がテーパー状のため、前記ストレスを観和させる (種力低減させる)ことができる。このようにシー リコン基板11に加わるストレスを拒力低級させ ることができ、従って結晶欠陥やひび割れの発生 を防止でき、耐リーク電流を向上させることがで きる。また多結晶シリコン膜19はシリコン基板 11の表面すれすれまで俎込まれており、しかも常 損も徴料であるため、多結晶シリコン膜19の酸 化面積が少なくて済み、平坦化も容易に行なうこ とができる。

ってシリコン基板 L L に欠陥 (結晶欠陥) も生じない。

次に同図(e)に示す如く多結晶シリコン膜19 の表面を熱酸化してシリコン基板表面が略平坦と なるようにS102 膜 2 0 を形成する。これにより 充収物である多結晶シリコン膜19はCVD・

(15)

また同個(®)に示す如く多結晶ジリコン膜19の表面を熟酸化する代わりに第3回に示す如く CVD・SiO2 膜を全面に形成した後エッチパツクすることにより多結晶シリコン膜19の上面に CVD・SiO2 膜21を平坦となるように埋込むこともきわめて容易にできる。更にまたCVD・SiO2 膜21部分を薄くても埋込み能力の強いスパッタSiO2 膜やSOG膜を用いて形成してもよい。これらの場合、パーズビークの問題やストレスの問題は当然生ぜず、シリコン落板11に欠陥やひび割れ、リーク電流の発生がない。またこれらのスパッタSiO2 膜やSOG膜を用いた場合、 平坦化はきわめて容易である。

以上から、得17の上部にあるCVD・SiO2 1016により素子間のリーク電流及びラッチアップを防止でき、素子間分離が完全に行なえる信頼 性の高い素子分離領域(絶縁分離領域) 22を形成することができ、VDSI、LSIにおける高 集積化(単位セルの縮小)に大きく寄与することができる。

[効果]

(1) 浅い滞を更に深くエッチするときの異方性 ドライエッチングに対するマスク部材が前記扱い 帯の偶壁に形成されているので、このマスク部材 により前記異方性トライエッチングの類の斜め入 耐イオンによるサイドエッチを防止することによ リ、幅の狭い、しかも深い垂直な滞(たとえば幅 2 μα以下で限さ3 μα以上の滞)を高稽度にしか も容易に形成することができる。

(2)前記1で形成された深い溝の内壁に熱酸化 酸を形成した場合でも、前記マスク部材により前 記牒上部の半導体基板の酸化が配止されるので半 導体基板にストレスが発生せず、従って欠陥(結 晶欠陥)も生じない。

(3)前記1で形成された深い帯の関口角角部が テーパー状をなしているので、多結晶シリコンや 絶縁物などの埋込みが容易でありこの溝を利用し て特にVLSIの排掘りキャパシタ階類リアイソ レーション領域、塩込み高低抗を形成することが 容易となる。

(19)

(数分離領域) を形成することができる。

(8) 絶縁分離領域上面を容易に第2の絶縁膜により平坦化できる。

以上、本発明者によってなされた発明を実施例にもとづき具体的に説明したが本発明は上記実施例に設定されるものではなく、その要旨を逸配しない範囲で種々変更可能であることはいうまでもない。たとえば、第1団においてCVD・SiOn 膜を形成してもよく、要はシリコン基板1をエッチする具方性ドライエッチングに対するマスク部材であればよい。また第2図(d)において多結晶シリコンを埋込んでいるが、产低抗層として使わない以上、CVD・SiOn 膜などの絶象物でもよい。

〔利用分野)

以上の説明では主として本発明者によってなされた発明をその背景となった利用分野であるVLSI 半導体装置に適用した場合について説明したが、 それに限定されるものではなく、たとえばLSI などの半導体装置全般に適用できる。 (4) 特にLSI,VLSIにおける高条粒化 (単位セルの超小) に大きく寄与することができ る信頼性の高い高精度の溝を形成することができ る。

(5) 前記隊の関ロ部倒壁に形成したマスク部材により第1及び第2の絶縁膜と併せて素子間のリーク電流及びラッチアップ現象の防止をより一層強化でき、素子間分離が完全に行なえる信頼性の高い素子分離領域(絶縁分離領域)を形成することができる。

(6) 従ってLSI、VLSIにむける高狭積化 (単位セルの船小)に大きく客与することができ る高信額度の素子分離領域(絶縁分離領域)を形 成することができる。

(7) 第1及び絶縁膜を熟酸化膜で形成した場合でも前記マスク部材(閉口端角部がテーパー状をなす) パーズピーク現象の発生を防止し、ストレスを生じさせず又は極力低減させることができ、 半導体基板欠陥(結晶欠陥)や更にはひび割れ、 リーク環境の発生を防止できる妻子分離領域(絶

(20)

図面の簡単な説明

第1回 (a) ~ (a) は本発明による癖の形成 方法の一実施例をまず要部工程断面図、

第・2 図 (a) ~ (e) は本発明による絶縁分離 領域の形成方法の一実施例を示す要都工程断面図。

第3回は第2回(e)に関き換えられる変形例 を示す要部断面図である。

1,11…シリコン基板、3,12…Sia Na III、4,15…後い辨、5,13。16。21… CVD・SiO₂ 膜、6…間口端角部、9,9′… 深い牌、10,18,20…熱酸化酸(SiO₂ 膜)、 17…深い得、19…多粒品シリコン、22…素 子分離領域(経録分離領域)。

代理人 井理士 髙橋 明夫



